← 返回 PaperDaily
大模型与智能体
130nm流片实测：电压跌落1.2周期降频，告别亚稳态焦虑！
电源电压像坐过山车，芯片时钟就得跟着遭殃？这篇来自CISPA和IHP的流片实测论文，把一个曾只存在于仿真里的全数字自适应时钟频率校正电路，放到了130nm真实硅片上验证。没有PLL、全数字、1.2个时钟周期内响应，还顺手把亚稳态这个老大难问题用掩蔽锁存器给“治”了。做低功耗芯片、高性能处理器或对电压波动敏感的数字电路设计的朋友，这篇值得认真看一看。
龙哥读论文
阅读 7
查看原文
原论文信息如下：
引言：电压跌落，芯片性能的隐形杀手
想象一下，你正开着车在高速上飞驰，突然轮胎压过一片油渍，车身猛地一滑。这时候，你是选择猛踩刹车让车速骤降，还是小心翼翼稳住方向盘，等轮胎重新抓地后再提速？芯片里的情况跟这个很像，只不过主角换成了供电电压和时钟信号。
现代芯片为了省电，都在拼命压缩电压裕量（guard band）。但这样一来，当芯片内部电路负载突然变化时，供电电压会出现一种叫做“电压跌落”（voltage droop）的现象——电压在几十个时钟周期甚至更短的时间内急剧下降。电压一掉，电路传播延迟就变长，时序约束就可能被违反，系统直接给你表演一个“崩溃蓝屏”。
传统的做法很简单粗暴：要么把电压裕量加得足够大，要么把时钟频率设得足够保守。但这两种做法都跟“降低功耗”这个时代主题背道而驰。于是，研究者们开始琢磨一种更聪明的办法：在跌落发生时临时降低时钟频率，等电压恢复后再把频率提回来。这种自适应方案只在实际需要的时候牺牲一点性能，听起来很美，但实现起来有个绕不开的坎——亚稳态。
亚稳态是数字电路设计里一个让人又爱又恨的话题。简单说，就是当时序违例时，触发器的输出可能停在一个既不是逻辑0也不是逻辑1的中间电平上。对于检测电压跌落的电路来说，跌落什么时候发生跟时钟是异步的，这就导致采样结果可能“模棱两可”。如果处理不好，后续电路就会基于一个错误的判断做出反应，整个系统就乱了套。
这篇论文要解决的，正是这个问题。CISPA赫尔姆霍兹信息安全中心、IHP莱布尼茨创新微电子研究所的研究者们，在130nm工艺上流片验证了一种全数字的快速电压跌落校正电路。他们用“掩蔽锁存器”（Masking Latches）让亚稳态不再可怕，让芯片在遭遇电压跌落时，能够在1.2个时钟周期内就把时钟频率降下来，等跌落结束后再优雅地恢复。全程没有PLL（锁相环），纯数字逻辑实现。
先看测试芯片的顶层结构图。整个设计由两大部分组成：频率自适应模块（FAM）和跌落检测器（Droop Detector）。FAM负责响应跌落检测信号，输出慢速或快速的时钟脉冲；跌落检测器接收模拟电压信号作为输入，这个信号就是实验中的人工跌落注入点。芯片上放了两个FAM副本，一个是完全独立测试用的FAM_1，另一个是与片上跌落检测器联调的FAM_2。
这里有个很关键的设计前提：实现频率自适应的这部分电路，本身的供电电压被假设为不会发生跌落。这个假设是合理的——因为它功耗很小且稳定，还可以通过独立的引脚甚至独立的电源域来供电，把负载突变的影响隔离在外。
整个测试芯片的I/O引脚也很清晰：RN是全局低电平有效的复位信号，CLK_IN是400MHz输入时钟（但实验最终用333MHz），DIGITAL DROOP SIGNAL是FAM_1的跌落检测输入，ANALOG TEST VDD是模拟电压跌落注入端口，DROOP_CALIBRATE和DROOP_DETECT是跌落检测器输出的校准与检测信号，CLK_OUT_1和CLK_OUT_2是两个FAM模块的时钟输出。全芯片工作在1.4V的供电电压下，而实验时注入的跌落电压在0.9V到1.3V之间变化。
方法概述：全数字方案如何驯服电压跌落
既然要做全数字、不要PLL，那时钟的相位偏移从哪来？论文里的答案是T触发器（T Flip Flop）。用T触发器搭一个相位累加器（Phase Accumulator），把输入时钟分成四个相位偏移版本。这样就不需要模拟锁相环来产生多相时钟了。图3就是这个相位累加器的结构。
核心的延时单元（Delay Element）结构如图4所示。这里红色高亮的部分就是掩蔽锁存器，它们实现了一个同步器级（Synchroniser Stage）的功能。当跌落信号被“明确无误”地检测到时，这个同步器级会先把跌落信号传给下游电路，下游电路用相位累加器产生的偏移相位，预先把某一个时钟脉冲的相位调整一下，从而拉长该脉冲的周期，实现降频。当跌落信号消失，下一个正常相位到来时，时钟频率又恢复原样。
这里有个设计细节值得注意。相位累加器每产生一次相位切换，时钟频率会减半。为了适配测试芯片的输出端口频率限制，输出频率又被进一步减半。所以最终测试时，CLK_OUT_1和CLK_OUT_2的输出频率在80到100MHz之间，而实际实验用的是333MHz输入时钟，内部时钟约165MHz，输出频率进一步降到66到83MHz左右。
有人可能会问：好好的400MHz为什么不用，非要降到333MHz？论文里解释得很实在：因为400MHz已经逼近I/O端口的能力极限，输出信号噪声非常大，示波器上看到的波形简直没法看。而设计中对延时链的保守选择（为了容忍PVT变化），恰好让电路能够适配更低的333MHz时钟。算是一个“设计冗余意外带来的福利”。但代价是输出时钟脉冲的占空比会变得略不平衡。
完整的信号链是这样的：模拟电压跌落注入到跌落检测器（Droop Detector），检测器的输出DD_detected作为FAM_2的跌落检测输入。FAM_2内部，跌落信号先经过掩蔽锁存器同步，再由相位累加器和延时链协作，把某个时钟脉冲拉长，实现降频。
核心设计：掩蔽锁存器与亚稳态的博弈
要理解这篇论文，必须先理解什么是“掩蔽”（Masking）。传统的同步器（Synchronizer）处理亚稳态的方法是等：给触发器足够长的解析时间，直到它的输出稳定到确定的逻辑电平。但等待意味着延迟——通常需要好几个时钟周期才能给出可靠的采样结果。
而“掩蔽”的思路完全不同：不等待亚稳态解析，而是把亚稳态的影响“包起来”。具体做法是，用高阈值或低阈值的反相器去读锁存器的输出。当锁存器处于亚稳态时，输出电平在中间值附近徘徊，这些特殊反相器会把中间值“解读”成一个确定的逻辑值（要么是0要么是1），从而把亚稳态的影响降低为一个“晚到的输出跳变”。换句话说，输出最终一定会翻转，但翻转的时间点不确定——可能是正常的时钟沿，也可能晚一点。这种不确定性被控制在单个时钟周期内，而不是让整条同步链都卡住。
但高/低阈值反相器有个致命弱点：对电源电压波动太敏感。如果供电电压本身在跌，高阈值反相器的阈值点就会漂移，可能把一个本来要“掩蔽”成确定电平的信号又变成了不确定。这就有种“用魔法打败魔法结果魔法也失控”的味道。
为此，Srinivas等人在原设计论文中改用了基于差分检测的掩蔽锁存器（Differential Sensing Masking Latches），这种锁存器不依赖绝对阈值，而是通过差分结构来判断输出状态，对电源电压波动的容忍度大大提高。同时，原设计去掉了对延时精度的苛刻要求，给出了一个能在IHP 130nm工艺下落地的完整方案。本文的贡献正是把这个方案做出来，流片，然后上测试机验证。
实验验证：从理论到芯片的跨越
理论设计做得再漂亮，最终都要靠流片测试来说话。本论文的贡献，正是把此前停留在仿真阶段的设计真正放到IHP的130nm工艺上加工成测试芯片，并在实验室中对其进行了系统性的功能验证。测试芯片上集成了两个频率自适应模块：FAM_1完全独立，直接接收外部输入的跌落检测信号；FAM_2则与片上集成的跌落检测器（Droop Detector）相连，用于验证完整信号链路的协同工作。
为了能够独立测试每个模块，测试芯片的外部引脚设计得非常考究。表I列出了测试芯片的全部引脚，包括供电、复位、时钟输入、跌落信号注入以及跌落检测信号输出等。其中DIGITAL DROOP SIGNAL端口用于向FAM_1注入可控制的跌落检测输入，ANALOG TEST VDD端口则用来向跌落检测器注入人工模拟的跌落供电电压。这样设计的好处是，既可以把FAM和跌落检测器分开验证，也能把它们串联起来做端到端测试。
接下来说说跌落检测器的工作原理。这个检测器的结构并不复杂：两条并行的延迟线，一条由正常供电电压（1.4V）供电，称为控制线；另一条由一个额外的模拟输入端口（test_droop_VDD）供电，称为实验线。实验线比控制线少两个缓冲器。当test_droop_VDD与正常VDD相同时，实验线的信号传播速度更快，信号到达两个触发器的顺序有固定的先后关系，此时校准触发器（Calibrate Flip-Flop）输出逻辑1，检测触发器（Detect Flip-Flop）输出逻辑0，表示没有跌落。当test_droop_VDD的电压下降到一定程度时，实验线的延迟会显著增加，导致信号到达触发器的顺序反转，两个触发器的输出也随之翻转——校准触发器输出0，检测触发器输出1，表示检测到跌落。
实验本身并不轻松。测试使用的Advantest V93000数字测试机在重复运行测试向量时，通过在不同时刻采样输出信号来重建波形。由于测试机的采样是分多次进行的，被测芯片必须在每次重复运行中表现出高度一致的时序行为，才能得到清晰的波形。测试中首先对芯片的常规功能进行检测，包括引脚连续性和短路测试，然后验证基本的时钟输出，最后执行多组Shmoo扫描测试。
这里有一个非常现实的工程问题：测试芯片的I/O端口对信号频率有严格的限制。设计时本打算输入400MHz的时钟，但在实际测试中发现，400MHz已经逼近I/O端口的能力极限，输出信号噪声严重到几乎无法辨别。图6展示了输入时钟为400MHz时的输出波形，可以看到CLK_OUT_1和CLK_OUT_2的信号中叠加了大量噪声，这显然不能用于精确测量。好在设计中的延时链采用了保守的延迟设置，电路在更低的333MHz时钟下依然能够正常工作。于是实验最终采用了333MHz的输入时钟，内部时钟频率为166.5MHz，再经输出分频后得到约66~83MHz的输出时钟。
测试中最关心的问题，是跌落检测器能否正确区分“有跌落”和“无跌落”。图8给出了典型的测试结果：在第200个输入时钟周期（约1200纳秒）时，droop_VDD电压跌落至1.0V。一个时钟周期之后，DD_calibrate信号如预期那样下降。有趣的是，DD_detected信号虽然也同步上升，但短暂回落后再次稳定到正确的高电平。因为这种回落在多次重复测试中都能稳定复现，作者判断这并非亚稳态导致，而更可能是跌落检测器电路自身的一个时序瑕疵。尽管如此，所有的输出信号都能在两个工作周期内稳定到正确值，整体功能是可靠的。
接下来验证FAM模块在标准工作状态下的行为。FAM_1直接接收外部注入的跌落检测信号，这个信号既可以是干净的数字高/低电平，也可以被设定为中间电压。当跌落检测信号从逻辑1跳变到逻辑0时，CLK_OUT_1的输出时钟周期从约12纳秒增加到约14.7纳秒，说明电路正确地触发了降频操作。当跌落检测信号恢复为逻辑1时，时钟周期又恢复到正常值。整个过程干净利落，没有毛刺或不稳定过渡。
更有趣的实验，是向FAM_1的跌落检测输入端施加一个既不是逻辑0也不是逻辑1的中间电压，看电路如何应对这种“亚稳态边缘”信号。作者将输入电压分别设定为0.5V和0.6V进行测试。结果显示，当输入为0.5V时，CLK_OUT_1的时钟周期变长，说明0.5V被内部电路判定为逻辑0并触发降频；当输入为0.6V时，时钟频率不变，说明0.6V被判为逻辑1。这两者之间的分界线大约在0.5V到0.6V之间，正好对应芯片在该工艺下的逻辑阈值附近。这个结果说明，即使输入信号处于中间电平，掩蔽锁存器也能将其正确量化判决，不会产生输出毛刺。
除了瞬态波形的观测，作者还进行了长时间跌落下的频率测量。方法是让跌落检测信号保持在有效状态较长一段时间，然后测量输出时钟在多个周期的平均频率。图7到图10展示了以跌落检测输入电压为横轴、输出时钟频率为纵轴的扫描结果。可以看到，当输入信号从逻辑0到逻辑1之间变化的过程中，输出频率在某个电压点发生了从慢时钟到正常时钟的清晰跳变。这个电压跳变点大约在0.55V到0.65V之间，与前面图14和图15中观察到的中间电压临界值吻合。值得注意的是，输出的慢时钟频率非常稳定——周期波动只有66.6纳秒到66.71纳秒之间，差异仅为0.1纳秒左右，说明降频后的时钟质量非常高，没有明显的抖动或漂移。
挑战与局限：为何深亚稳态难以观测
看到这里，细心的读者可能会问：既然论文的核心卖点就是掩蔽锁存器处理亚稳态，那为什么实验中没有直接展示一个亚稳态事件被“掩蔽”掉的过程呢？这恰恰是论文最坦诚的地方——作者在第三节花了大量篇幅解释了为什么深亚稳态在实际芯片上几乎无法观测。
原因是概率。触发一个锁存器进入深度亚稳态是一个极小概率事件。亚稳态解析时间的概率上限可以用经典公式 p·e^(-t/τ) 来估算，其中p是数据信号在锁存窗口附近变化的概率，t是允许亚稳态解析的时间，τ是锁存器的时间常数。作者给出了一个非常保守的估算：即使在刻意制造“坏输入”的条件下，p近似为1，τ取300皮秒的上限，而t大约是9纳秒（即输出时钟周期12.5纳秒的四分之三）。那么e^(-30)约等于10^(-13)。换句话说，即使每个时钟周期都制造一次建立/保持时间违例，大约也要尝试10的13次方次才能看到一次深度亚稳态事件。在12.5纳秒的时钟周期下，这意味着需要超过一整天的不间断测试才能捕获一个事件。
所以，论文选择了一个务实且聪明的替代方案：不直接观察亚稳态本身，而是观察亚稳态可能造成的两种宏观后果。第一种是观察输出时钟在跌落输入处于中间电压时是否产生毛刺或时序违规——如果掩蔽锁存器正常工作，输出时钟应当要么保持正常频率，要么切换到降频频率，而不允许出现既不像0也不像1的暧昧电平。实验结果显示所有输出跳变都是干净的。第二种是通过长时间统计降频行为是否稳定来判断功能正确性。这些间接证据虽然不能证明每一次亚稳态都被完美掩蔽，但充分证明了整体设计能够在跌落面前可靠地保护芯片。
未来展望：迈向大规模GALS系统
这次流片验证的意义，不仅在于证明了一个具体的电路模块可以工作，更在于为一种新的芯片设计范式铺平了道路——全局异步、局部同步（Globally Asynchronous, Locally Synchronous，GALS）系统。
在GALS架构中，芯片被划分为多个独立的时钟域，每个时钟域可以按照自己的需求调节时钟频率。电压跌落往往只影响芯片的局部区域——比如某个计算单元在执行高强度计算时，其附近的电源网络会发生局部跌落。如果整个芯片共用一个全局时钟，就必须依照最差情况的跌落来设置频率；而GALS让每个局部时钟域都配备独立的频率自适应模块，哪个区域发生跌落，哪个区域就临时降频，其他区域完全不受影响。
本论文验证的FAM模块非常适合作为GALS系统中的基本单元。它不需要PLL，所有功能均由标准数字逻辑实现，可以被方便地集成到各种标准单元库中。它的响应速度足够快，在1.2个时钟周期内就能完成从检测到降频的动作，这对于处理器核心、AI加速器等高动态负载场景都非常有价值。
当然，从当前的原型走向大规模商用还需要克服不少障碍。例如，如何把频率自适应逻辑与现有的物理设计流程无缝集成，如何验证多个FAM模块在同一芯片上同时工作时的相互影响，以及如何在更先进的工艺节点（如7nm、5nm）上保持掩蔽锁存器的良好特性。这些都是未来值得深入探索的方向。
龙迷三问
这篇论文到底在解决什么问题？CISPA与IHP在130nm工艺上流片验证快速电压跌落校正电路，无需PLL、全数字设计，能在检测到跌落信号后1.2个时钟周期内动态调整时钟频率，实测输出时钟无毛刺，鲁棒性覆盖0.5V-0.6V中间电平输入。
这篇工作最值得看的点是什么？实验验证了电路在标准操作下能正确响应跌落信号，在非逻辑输入下输出时钟无毛刺且转换干净，跌落检测器功能正常。时钟频率测量显示，当跌落检测输入电压在0.5V-0.6V之间变化时，输出时钟频率发生明确转换，表明电路能处理宽范围的输入电压。
这篇工作的边界或风险在哪里？优点：全数字设计，无需PLL，架构无关，响应速度快（1.2个时钟周期内），对输入电压变化鲁棒。缺点：实验受限于测试设备频率限制，未能直接验证深亚稳态行为；跌落检测器存在时序缺陷导致输出短暂不稳定；延迟链对时钟频率敏感，需保守设计。
如果你还有哪些想要了解的，欢迎在评论区留言或者讨论~
龙哥点评
论文创新性分数：★★★★☆
基于差分检测的掩蔽锁存器改进了传统阈值反相器方案，从设计思路上解决了电源波动下的阈值漂移问题。创新性主要体现在与Droop检测功能的无缝结合和对全数字实现的坚持上。
实验合理度：★★★★☆
实验设计覆盖了正常输入、中间电压输入、长时跌落等多类场景，测试方法严谨。但由于I/O端口限制将时钟频率从400MHz降到333MHz，没有完全验证最高设计频率下的表现。
学术研究价值：★★★★☆
为亚稳态包容设计在真实芯片上的可行性提供了首份详实的实验数据，对GALS系统中分布式时钟调频、无PLL时钟生成等方向有重要参考意义。
稳定性：★★★☆☆
从多次重复测试的频率结果来看，降频后的时钟周期波动很小，说明功能稳定性良好。但跌落检测器在检测过程中出现了一次短暂回落的现象，虽然被判断为设计瑕疵而非亚稳态，但确实说明该模块仍有待完善。
适应性以及泛化能力：★★★☆☆
设计的核心逻辑不依赖特定应用场景，理论上可以适配各种数字电路。但实验验证仅在130nm工艺和333MHz输入频率下完成，在更先进工艺节点和更高频率下的表现有待进一步研究。
硬件需求及成本：★★★★☆
全数字实现不需要模拟IP，面积开销小，功耗低。设计中的分频和延迟链等模块都是标准数字电路，可以方便地集成到现有SoC中。不过测试中需要额外的模拟端口注入跌落信号，真实应用场景中需要专门的跌落检测前端。
复现难度：★★★☆☆
论文对测试芯片和测试方法描述详细，但涉及IHP 130nm工艺的制造和Advantest V93000测试机等专业设备，普通研究团队难以完整复现；设计代码和详细版图信息也尚未公开。
产品化成熟度：★★★☆☆
已完成流片验证是最有价值的一步，说明该方案具备真实硅片的可行性。但要走向产品化，还需要在更多工艺节点、更宽频率范围下验证，同时解决跌落检测器的时序瑕疵问题，并形成标准的IP化流程。
可能的问题：论文对跌落检测器中DD_detected短时回落的现象没有给出充分解释，且深亚稳态的验证只能依赖间接观测。此外，测试时钟频率受限于I/O端口，未能展示在400MHz设计目标下的完整性能。
主要参考文献
[1] 电压跌落模式预测相关研究，基于指令组合引起的电流消耗模式预测跌落（原论文引用[1]）。
[2-4] 电压跌落检测与补偿电路，包括利用额外高电压电源补偿电流波动以及检测到跌落时门控时钟的方案（原论文引用[2][3][4]）。
[5] 面向神经网络推理加速器的特定电压跌落自适应设计（原论文引用[5]）。
[6] M. Függer 等人，亚稳态包容（Metastability Containment）方向的开创性工作（原论文引用[6]）。
[7] S. Srinivas 等人，基于差分检测掩蔽锁存器的全数字电压跌落校正电路设计（原论文引用[7]）。
[8] 关于亚稳态解析时间常数的经典教科书章节（原论文引用[8]第5章）。
[9] 旧工艺节点下锁存器时间常数τ的测量研究（原论文引用[9]）。
*本文仅代表个人理解及观点，不构成任何论文审核或者项目落地推荐意见，具体以相关组织评审结果为准。欢迎就论文内容交流探讨，理性发言哦～ 想了解更多原文细节的小伙伴，可以点击"阅读原文"，查看更多原论文细节哦！
